Projet d'un générateur d'impulsion variable.

Bonjour,

Hérisson a écrit:C'est la fréquence de l'horloge que l'on change pour faire varier la fréquence de sortie.

Justement, je veux une fréquence d'horloge fixe d'au minimum 1MHz.

Bonjour,
Rappelez vous ces circuits pour synthetiseurs de frequence chez Motorola mc145152 par ex ou Plessey il ont ces diviseurs programmables tant recherches
bonne journee,
Sylvain

Bonjour à tous,
Une autre approche minimaliste pour créer des impulsions "pas très calibrées".
Calibres réglables par résistance et / ou condensateur.
Réglage largeur d'impulsion par une tension variable comprise entre 0 et 2.5V
Lien de téléchargement du fichier LTspice
A peaufiner...
[Vous devez être inscrit et connecté pour voir cette image]

Bonjour à tous,
Une autre approche dans le numéro double d'été 1981 d'Elektor

[Vous devez être inscrit et connecté pour voir cette image]

Bonsoir tout le monde 

il a l'air d'être bien se schéma .
a voir .

Bonsoir Laurent,
Oui, il me plait bien aussi ce schéma et en plus, j'ai au moins trente CD4047 dans mon stock, je pourrai même en fournir.
A suivre donc...

ok Jean-Paul    affaire a suivre .

Au pire, c'est de faire un PCB et peut être une simulation.

Bonjour à tous,
J'ai commencé la simulation du schéma mais j'ai un doute sur le fonctionnement du modèle spice du CD4047
Ou alors je n'ai pas compris la datasheet.[Vous devez être inscrit et connecté pour voir cette image]
Ci-dessous, la simulation du mode "True gating" câblé conformément à la datasheet et ça ne semble pas fonctionner.
Les sortie Q - /Q ( et Q1 - Q1/) sont toujours synchro avec l'oscillateur du 4047.


[Vous devez être inscrit et connecté pour voir cette image]

Bon, manifestement, je n'avais pas saisi le fonctionnement du 4047.
Une nouvelle simulation m'a ouvert les yeux.
C'est plus clair sous cette forme
[Vous devez être inscrit et connecté pour voir cette image]

Bonjour à tous,

En 1984, j'ai assemblé un kit Selectronic basé sur un montage Elektor : 
L'article d'Elektor

La pub+prix de Selectronique

Fréquence max 1MHz, avec des pulses de 0.1µs de large
Photo des pulses de 0.1µs
Les pulses ne sont pas parfaits, mais le géné est au bout de ses possibilités.
 
J'ai utilisé ce générateur avec un oscillo lors du contrôle des réseaux câblés en coaxial 50 ohms puis en RJ45. 
C'est l'équivalent d'un "réflexiomètre".
Cela m'indiquait la longueur du câble, l'absence de défaut (pics de réflexion) et l'atténuation du signal.



Jean

tient, ça me fait penser ; y a t-il une liste des kits selectronic ?
c'était plutot des bon schémas ...

Bonjour à tous,
Simulation du 1er 4047.
Je me suis bien fait ch..r avec le schéma d'Elektor que je n'ai pas pu ou su faire fonctionner.
J'ai donc repris le câblage de l'inverseur double et j'ai remplacé l'inter par un inverseur simple.
Et ça fonctionne presque parfaitement sauf en position "interne" (inverseur simple) et "Bas" (DPDT) ou j'ai la sortie osc du 4047 à zéro.
Je vais m'en contenter mais je suis preneur d'autres solutions.
[Vous devez être inscrit et connecté pour voir cette image]

jmespe a écrit:tient, ça me fait penser ; y a t-il une liste des kits selectronic ?
c'était plutot des bon schémas ...

Bonjour Jean-Marc,
Une première approche serait de récupérer des catalogues Selectronic.
J'en avais quelques-uns mais je m'en suis malheureusement débarrassé.

hé bien .... ça me fait penser que je dois en avoir un !!

— Hi, hi ! Y'en a un ici :
[Vous devez être inscrit et connecté pour voir ce lien]
— Cordialement !

Bonsoir Hervé,
Il n'y a qu'un seul catalogue Selectronic et ce n'est pas le même format que les anciens des années 80 - 90.
Je n'y ai pas vu de kits Publitronic.

merci pour ce lien !!
j'ai celui de 2012 imprimé sur papier cigarette !!

mais il est difficile de trouver les kits  sélectronic

et de toute manière, il n'y a pas les docs techniques bien sur ....

Tous leurs "grands" kits étaient tirés des montages Elektor à ce que je me souviens.

Bonjour à tous,
En continuant la simulation, je me suis rendu compte du mauvais fonctionnement du circuit autour  du CD4047 IC2 (schéma Elektor) alors que ça aurait du fonctionner.
Et j'ai découvert (j'aurais pu aussi le voir avant... ) qu'il y a une erreur dans la librairie spice du CD4047.
Les entrées 4 & 5 (/Astable et Astable) sont inversées par rapport au pinout.

Le début de code où se situe l'erreur: les variable en 4ème et 5ème position dans la ligne sont inversées (xAstable et _xAstable).
A remarquer que Q et /Q sont aussi inversées dans la ligne de code mais pas dans les attributs du symbole
Je vais corriger la librairie du 4047 et refaire la simulation conforme au schéma d'Elektor qui ne fonctionnait pas, et pour cause...

Code:


.SUBCKT CD4047B xCt xRt xRCt xAstable _xAstable xNegTrig xPosTrig xReTrig xExtRst xQ _xQ xOscOut VDD VGND  vdd1={vdd} speed1={speed} tripdt1={tripdt}


[Vous devez être inscrit et connecté pour voir cette image]

— Pourrais-tu me l'envoyer parce que je ne l'ai pas dans toutes mes librairies !?…
— D'avance merci. Cordialement !

C'est celui qui est sur le groupe io
Il faudra simplement modifier le symbole en assignant les bonnes pins (inverser 4 et 5 dans pin/port properties)

— Comme je ne suis pas inscrit sur le groupe io, j'en ai trouvé un sur un site tchèque :

Code:

*
* CD4047B for LTSPICE from www.linear.com/software
*
* Revision 0.01 01/19/2011
*
* Usage:
* Include cd4000.lib
* Include this cd4047B.sub
* Correct if necessary VDD param in CD4047B symbol properties (default to 5V)
*
* Design and timings are derived from the datasheet of HEF4047B (Philips Semiconductors, January 1995)
* (http://www.ee.ctu.edu.tw/material/data%20sheet/hef4047b.pdf)
* Uses input filters and output drivers from cd4000.lib
*
* Raanan H. JAN 19, 2011
*
*
* CD4047B Monostable/astable multivibrator (retriggerable)
*
.SUBCKT CD4047B xCt xRt xRCt xAstable _xAstable xNegTrig xPosTrig xReTrig xExtRst xQ _xQ xOscOut VDD VGND vdd1={vdd} speed1={speed} tripdt1={tripdt}
*
* Internal propagation delays. These were set to approximate IC input-output delays from datasheet.
*
.param tdFlop= 50e-9*5/{vdd1}*{speed1}
.param tdNand= 35e-9*5/{vdd1}*{speed1}
.param tdNor= 35e-9*5/{vdd1}*{speed1}
.param tdBuf= 10e-9*5/{vdd1}*{speed1}
.param tdExtRstBuf= 30e-9*5/{vdd1}*{speed1}
*
* Capacitor discharged at startup. Otherwise LTSpice requires UIC flag to run.
*
.IC V(xRCt)=0
*
* Input Filters (VGND-VDD to 0-1V)
*
XIN1 xRCt iRCt VDD VGND CD40_IN_0 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN2 xAstable iAstable VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN3 _xAstable _iAstable VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN4 xPosTrig iPosTrig VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN5 xNegTrig iNegTrig VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN6 xReTrig iReTrig VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN7 xExtRst iExtRst VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN8 VDD iLOGIC_1 VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XIN9 VGND iLOGIC_0 VDD VGND CD40_IN_1 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
*
* IC logic in 0-1V
*
A1 iPosTrig 0 0 0 0 N007 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A2 N007 iNegTrig N009 0 0 N010 0 0 OR tripdt={tripdt1} Td={tdNor}
A4 iLOGIC_1 0 N014 0 N019 0 N009 0 DFLOP tripdt={tripdt1} Td={tdFlop}
A5 _iAstable 0 0 0 0 N003 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A6 iAstable N003 N010 N011 0 N012 0 0 OR tripdt={tripdt1} Td={tdNor}
A7 N012 N014 0 0 0 N011 0 0 OR tripdt={tripdt1} Td={tdNor}
A8 N012 0 0 0 0 N001 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A9 iRCt 0 0 0 0 N005 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A10 N005 0 0 0 0 N006 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A11 N006 N001 0 0 0 N008 0 0 AND tripdt={tripdt1} Td={tdNand}
A12 N008 0 0 0 0 iCt 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A13 iCt 0 0 0 0 iRt 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A14 N008 0 0 0 0 iOscOut 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A15 N014 0 0 0 0 iQ 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A16 N016 0 0 0 0 _iQ 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A17 N008 0 0 0 0 N013 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A18 N017 0 N013 iReTrig N028 N024 N021 0 DFLOP tripdt={tripdt1} Td={tdFlop}
A21 N021 0 0 0 0 N014 0 0 BUF tripdt={tripdt1} Td={TdBuf}
A22 N024 0 0 0 0 N016 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A26 iReTrig 0 0 0 0 N026 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A27 N026 0 0 0 0 N023 0 0 BUF tripdt={tripdt1} Td={tdBuf}
A19 iLOGIC_0 0 N013 N020 N014 N015 N022 0 DFLOP tripdt={tripdt1} Td={tdFlop}
A20 N015 N016 0 0 0 N017 0 0 AND tripdt={tripdt1} Td={tdNand}
A24 N016 0 N023 0 N025 0 N020 0 DFLOP tripdt={tripdt1} Td={tdFlop}
A29 iExtRst 0 0 0 0 0 N028 0 BUF tripdt={tripdt1} Td={tdExtRstBuf}
*
* The following OR gates are used artificially to model a dual reset flipflop.
*
A3 N007 iNegTrig 0 0 0 0 N019 0 OR tripdt={tripdt1} Td=0
A25 N014 N022 0 0 0 0 N025 0 OR tripdt={tripdt1} Td=0
*
* Capacitor Idle-Charge Transistors.
* The design originally used PMOS but that didn't simulate for me so I used PNP for now.
* TODO - write CD40 output driver for PMOS
*
XU13 N001 N002 VDD VGND CD40_OUT_1X vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
Q2 N004 P001 VDD 0 PNP1
R2 P001 N002 1meg
Q1 VDD N004 xRCt 0 NPN1
.model NPN1 NPN(Bf=100)
.model PNP1 PNP(Bf=100)
*
* Output Drivers (0-1V to VGND-VDD)
*
XOut1 iCt xCt VDD VGND CD40_OUT_1X vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XOut2 iRt xRt VDD VGND CD40_OUT_1X vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XOut3 iOscOut xOscOut VDD VGND CD40_OUT_1X vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XOut4 iQ xQ VDD VGND CD40_OUT_1X vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
XOut5 _iQ _xQ VDD VGND CD40_OUT_1X vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}
*
.ends

— J'espère que c'est le bon ! Cordialement.

C'est le même que sur le groupe io. 
Il faut voir si le symbole est bon maintenant.

— Voici le code du symbole :

Code:

Version 4
SymbolType CELL
LINE Normal -80 -32 -80 304
LINE Normal 96 -32 -80 -32
LINE Normal 96 304 96 -32
LINE Normal -80 304 96 304
LINE Normal -112 -16 -76 -16
LINE Normal -112 16 -76 16
LINE Normal -112 48 -76 48
LINE Normal -111 96 -75 96
LINE Normal -111 128 -75 128
LINE Normal -111 176 -75 176
LINE Normal -112 208 -76 208
LINE Normal -111 240 -75 240
LINE Normal -111 288 -75 288
LINE Normal 92 48 128 48
LINE Normal 93 144 129 144
LINE Normal 92 240 128 240
TEXT -70 -16 Left 0 Ct
TEXT -70 16 Left 0 Rt
TEXT 88 144 Right 0 Q
TEXT 87 240 Right 0 _Q
TEXT -71 48 Left 0 RCt
TEXT -69 96 Left 0 Astable
TEXT -69 128 Left 0 _Astable
TEXT -69 176 Left 0 NegTrig
TEXT -70 208 Left 0 PosTrig
TEXT -69 240 Left 0 ReTrig
TEXT -69 288 Left 0 ExtRst
TEXT 87 48 Right 0 OscOut
WINDOW 0 -16 -48 Left 0
WINDOW 3 -48 337 Left 0
SYMATTR Value CD4047B
SYMATTR Description Monostable/astable multivibrator (retriggerable)
SYMATTR SpiceLine VDD=5  SPEED=1.0  TRIPDT=5e-9
SYMATTR Prefix X
SYMATTR SpiceModel VDD 0
PIN -112 -16 NONE 8
PINATTR PinName xCt
PINATTR SpiceOrder 1
PIN -112 16 NONE 8
PINATTR PinName xRt
PINATTR SpiceOrder 2
PIN -112 48 NONE 8
PINATTR PinName xRct
PINATTR SpiceOrder 3
PIN -112 96 NONE 8
PINATTR PinName xAstable
PINATTR SpiceOrder 4
PIN -112 128 NONE 8
PINATTR PinName _xAstable
PINATTR SpiceOrder 5
PIN -112 176 NONE 8
PINATTR PinName xNegTrig
PINATTR SpiceOrder 6
PIN -112 208 NONE 8
PINATTR PinName xPosTrig
PINATTR SpiceOrder 7
PIN -112 240 NONE 8
PINATTR PinName xReTrig
PINATTR SpiceOrder 8
PIN -112 288 NONE 8
PINATTR PinName xExtRst
PINATTR SpiceOrder 9
PIN 128 144 NONE 8
PINATTR PinName xQ
PINATTR SpiceOrder 10
PIN 128 240 NONE 8
PINATTR PinName _xQ
PINATTR SpiceOrder 11
PIN 128 48 NONE 8
PINATTR PinName xOscOut
PINATTR SpiceOrder 12


— Qu'est-ce que je dois corriger ? D'avance merci. Cordialement.

— Grrrrr ! Il me met une erreur “Undefined subcircuit cd40_in_0” ! Que dois-je faire ?
— Dans le .sub, c'est cette ligne-là :

Code:

.IC V(xRCt)=0
XIN1 xRCt iRCt VDD VGND CD40_IN_0 vdd2={vdd1} speed2={speed1} tripdt2={tripdt1}

— J'ai enregistré la lib en .lib, même problème !
— Cordialement !

Tu as besoin des 2 librairies:
CD4047
CD4000

— Aaaaahhh ! Ça fonctionne !
— Et si j'incluais la librairie CD4047.lib DANS la librairie CD4000.lib ? Qu'en penses-tu ?!??…
*** ÇA MARCHE ! ***

Tu peux essayer, je ne sais pas si c'est faisable facilement, je n'ai pas épluché les lib.

— J'ai inclus entre le 4029 et le 4510, en enlevant les premières lignes de commentaire, juste avant la ligne :

Code:

* CD4047B for LTSPICE from www.linear.com/software

, juqu'à :

Code:

.ends

, inclus !
— Et j'ai supprimé l'appel à CD4047B.sub ou .lib (j'ai les 2) ! Je ne sais pas si ça marchera, mais je l'ai aussi inclus dans la librairie CD4000_v.lib !
— Cordialement !

— Bon… Y'a un truc qui ne fonctionne pas bien… J'explique :
* Quand je ne simule que IC1 et IC2, je ne devrais avoir, d'après l'article d'Élektor, qu'une impulsion fine en sortie d'IC2, n'est-ce pas !?… Or, j'ai un TRAIN d'impulsions et non une impulsion unique ! Donc, IC2 fonctionne en ASTABLE et non en MONOSTABLE !
* De plus, avec ton inversion de broches 4 et 5, il faut brancher le +Vcc sur la broche 5 et non sur la 4, contrairement au schéma d'Élektor… Et là, j'ai le train d'impulsions, mais PAS l'impulsion unique ! Sinon, IC2 oscille en continu…
— Voici la simu :
[Vous devez être inscrit et connecté pour voir cette image]
— Et l'article complet d'Élektor :
[Vous devez être inscrit et connecté pour voir cette image]
— À toi de voir… Pour moi, je “seiche” disait la pieuvre à son ami le calmar !
— Cordialement !

Oui, tes essais me confirment ce que j'ai constaté de mon côté.
Il y a une erreur sur la librairie.
Sans mes modifs, elle ne fonctionne pas bien et avec mes modifs, elle ne fonctionne pas mieux! 
J'ai laissé tomber durant ce WE mais je vais m'y repencher.

— Ha ! Je crois que j'ai trouvé un truc…
[Vous devez être inscrit et connecté pour voir cette image]
— Pour avoir l'impulsion fine, il faut :
* injecter la sortie Q à la fois sur PosTrig (8 ) et ReTrig (12). Mais l'impulsion est la longueur de celle de Q allongée du temps RC de U2 (ne démarre qu'au front descendant)…
* Alors, il suffit d'intercaler un circuit RC pour obtenir une impulsion très courte en sortie Sync !
** Sinon, je “soupe sonne” fort que, vu le temps RC de IC2 sur le schéma d'Élektor (6k8/10p), ils aient choisi de n'augmenter le temps de l'impulsion de synchro par rapport à l'impulsion Q que le “minimum minimorum” afin de monter haut en fréquence (jusqu'à 1MHz !)…
[Vous devez être inscrit et connecté pour voir cette image]
— Vas-y : essaie !
*** DU NOUVEAU !
— Ayant “souvenance” d'un essai pour le testeur ESR avec le cd4013/74HC74, je crois avoir la solution pour un monostable non redéclenchable qui pourrait fournir l'impulsion de synchro très fine dont on a besoin :
[Vous devez être inscrit et connecté pour voir cette image]
— En plus, ce genre de monostable fournit une impulsion plus longue/plus COURTE que l'impulsion de déclenchement ! Et comme le CD4013/74HC74 comporte 2 bascules type D, avec 2 circuits intégrés au lieu de 4, le circuit serait plus compact, non !?… Seulement, la commutation des condensateurs de l'oscillateur serait “un poil” plus complexe avec 2 condensateurs à commuter au lieu d'un…
— Cordialement !